時常有些工程師們疑惑，為何已經很縝密的考量了線寬線距來控制信號走線的阻抗與耦合干擾的問題 & 調整匹配端接抑制反射，也詳細遵照了原廠建議的 Design Rules and Layout Guidelines，系統依然不穩定時好時壞、且偶發性部分功能異常乃至當機，絞盡腦汁都想不出來到底是哪裡出了問題。也許是那個尺寸最小最容易被忽略的信號線過孔 Via ，導致了SI (Signal Integrity) 信號完整性的問題，如下以一塊 PCB (Printed Circuit Board) 印刷電路板的案例 ，從A晶片到B晶片點對點連接的一段線路來說明，過孔 Via 對於數據率不斷提升的高速信號影響有多大。
如圖所示實例中的眼圖 (eye diagram) 結果，眼睛的部分其眼皮過厚且已經閉合到眼圖模板 (eye mask) 的區域，這將容易使信號傳送到接收端時誤判導致誤碼率 (bit error rate) 的提高，進而影響了整個系統運作的穩定。我們在此段信號路徑打 TDR 來觀察一下阻抗變化情況，從 TDR 曲線所觀察到的結果，整個路徑上的阻抗不連續性 (impedance discontinuity) 非常的糟糕，好幾處位置皆出現阻抗低落的情形，第一個阻抗不連續點的位置，阻抗值竟已下探到了 20.30 ohm，與阻抗控制在 50 ohm 的傳輸線差了 29.70 ohm 其阻抗不連續性達到了 59.40 % 的誤差，而且後頭還有阻抗不連續的地方，這樣多處阻抗不連續的信號路徑對於高速信號在傳輸的過程時，會來回產生大量的反射使信號波形失真。
既然從 TDR 曲線已經觀察到路徑上有多處的阻抗不連續性，查找了一下 PCB layout file 路徑上也只有打 Via 過孔換層而已，並無其它電阻 電容 TVS ... 等電子元件，針對原本的換層過孔 Via 進行阻抗提升優化，來改善路徑上阻抗不連續性 (impedance discontinuity) 的問題。由上圖所示優化後 (After) 的過孔阻抗調整回接近 50 ohm，其阻抗變化波動範圍在 53.38 ohm 和 49.08 ohm 之間，平均阻抗值來到了 51.52 ohm 與控制在 50 ohm 的傳輸線阻抗誤差縮小到 2.46 %，此將大幅度的降低了阻抗不連續性所帶來嚴重的反射問題，在 TDR 曲線圖示約 1.9 ns 位置也可以發現，優化後 (After) 的過孔已經沒有優化前 (Before) 過孔的來回反射波動現象。
我們試著在A晶片這邊的端點輸入一個脈衝信號，由B晶片這邊的接收端來觀察，此段無源通道路徑上整個走線拓譜 & 長度完全不變，僅僅修正了換層過孔的 Via 看看優化前後的時域波形有何變化差異。從上圖接收端波形可以看到，優化前 (Before) 的波形在邏輯 1 (high level) 出現了過衝 (overshoot) 和下衝 (undershoot ) 來回反射振盪的振鈴 (Ringing) 現象，其振盪擺幅可達116 mV，同理邏輯 0 (low level) 也存在來回反射振鈴 (Ringing)，且需要經過一段很長的時間振盪才會漸漸趨於穩態然後消失。另外在信號到接收端的時候，可以觀察到優化前 (Before) 和優化後 (After) 的波形邊沿，我們以 0.5 V 為臨界電壓值 (Threshold voltage, Vth)，在相同的傳輸長度下出現了 49 ns 的延時誤差 (delay)，這也將可能造成接收端晶片時序出現 Timing issue 的相關問題。經由上述所觀察到的結果，確實優化後的過孔 Via 在高速信號傳輸時，對於時域波形 (Waveform) 上所帶來的改善非常顯著。
接著再來觀察看看整段傳輸線的頻域S參數 (S-parameter) 差異。在S11回波損耗 (return loss) 曲線上，Via 過孔優化後 (After) 的表現相當出色，9.5 GHz 頻率以下的S11回損皆降低到了 -30dB 以下的水準，而 Via 過孔優化前 (Before) 的表現在 6.5 GHz ~ 10.5 GHz 這段頻段，S11回損幾乎快接近 0 dB 完全的反射回來非常嚴重的損耗。雖然越往高頻走 Via 優化前後的S11回波損耗 (return loss) 差距逐漸縮小，但S11回損依然是優化後小於優化前的趨勢。
如圖所示在S21插入損耗 (insertion loss) 的部分，Via 過孔優化前 (Before) 整個 25 GHz 頻段的S21插損表現相當糟糕，出現了許多個諧振低谷的情況，尤其在 8GHz ~ 13 GHz 頻率範圍更是出現了 -40 dB 以下大幅度衰減。然而 Via 過孔優化後 (After) 在整個 25 GHz 頻段，整體S21插入損耗 (insertion loss) 皆很小，幾乎所有頻率分量都能完整地傳輸過去，雖然越往高頻走S21插損稍微增大了一些，但損耗僅只是平緩地逐步增加，並無大幅度損耗諧振出現。
最後我們來觀察一下 Via 過孔優化後在時域眼圖的結果。由上圖可以很清楚的看到優化後的過孔，由於改善了阻抗不連續性 (impedance discontinuity) 所產生的反射問題，也進一步修正了過衝 (overshoot) 和下衝 (undershoot ) 的現象，使得 Eye Level high / low上下眼皮變薄，眼高 (eye height) 也從 436.34 mV 增加到了 549.85 mV 提升了 113.51 mV，與優化前改善了將近 26%。抖動 (Jitter) 的部份明顯減弱了，也修正了眼圖邊沿不單調性 (Non-monotonic) 的問題，同時眼圖的上升沿 (rise time) / 下降沿 (fall time) 皆獲得大幅度的改善，眼寬 (eye width) 也從 91.30 ps 增加到了 118.56 ps 優化提升了 27.26 ps，使信號傳輸時所需的時序餘量 (timing budget) 獲得更大的保障。
整體眼圖的眼睛經過優化 Via 後，都張開且遠離眼圖模板的規範，很好的解決了此通道SI (Signal Integrity) 信號完整性的問題，也大大的提升了系統運作的穩定度。無論是從阻抗 (Impedance) 的角度，或頻域的S參數 (S-parameter) 和時域的眼圖波形 (eye diagram) 來觀察，優化前後的 Via 過孔不同的結構特性，對於數據率越來越提升的高速信號影響確實非常的很大，已經到了不容忽視的地步了，當然具體影響程度如何，還需依據實際的層疊結構跟換層過孔的佈局規劃而定。
相信很多工程師們，或多或少都遭遇過此問題，過往案子使用過的 Via 都沒有任何問題，或者硬體架構完全沒變，Layout 線路完全沒有變更僅僅系統升級，產品進到另一個版本就 ..... "出事了"。也許問題有可能就出在 Via 過孔身上 !! "魔鬼藏在細節裡" 當心阿。