前一篇章節探討了關於殘樁效應 (stub effect) 對於 PTH Via 過孔的影響，當殘樁長度越短其阻抗、S21插損、S11回損等特性將獲得一定程度的改善，根據此現象倘若利用背鑽 (Back Drilling) 的製程工藝將無用殘樁的部分移除掉，能否更進一步的提升過孔性能。我們利用 (14Layers / 1.6mm / PTH via / Layer 1 trace in / Layer 3 trace out) 的過孔，打背鑽將第四層到第十四層無用的 Stub 殘樁移除，來探討背鑽 (Back Drilling) 的工藝對高速信號的 SI (signal integrity) 改善程度。
原先有一段 Stub 殘樁長度的電鍍通孔 (Plated Through Hole) PTH via 其阻抗值相當低，在時域 (time domain) 的 TDR (Time-Domain Reflectometry) 曲線可以觀察到，最低值已經來到了 20.24 ohm 與參考阻抗控制在 50 ohm 的傳輸線，差了 29.76 ohm 將近 59.52% 的阻抗誤差。然而使用背鑽工藝 (Back Drilling) 將殘樁的部分移除鑽掉，其阻抗值最低點提升到了 47.77 ohm 與 50 ohm 阻抗的傳輸線，差了 2.23 ohm 僅只有 4.46% 的阻抗誤差，大幅度改善了因無用 Stub 殘樁造成的阻抗不連續性產生的反射 (reflection ) 現象。
接著我們再看看頻域 (frequency domain) 的S參數，移除殘樁 (L3 noStub) 的S11回波損耗 (return loss) 曲線，全頻段 25 GHz 皆優於未移除殘樁 (L3 Stub) 的 PTH via 過孔結構，在 6.5 GHz 的位置有無殘樁的S11回損分別為 ( -2.62dB / -41.77dB)，無殘樁結構在整個低頻段的S11回損皆在 -40dB 以下，非常可觀的降低了回損，這對於高速信號在此結構下傳輸時的反射抑制，將獲得很大的提升。
S21插入損耗 (insertion loss) 的表現也因背鑽工藝 (Back Drilling)，消除了在 10.56 GHz 附近位置的大幅度諧振，S21插損數值從 -24.10dB 降到了 -0.20dB。整個 25 GHz 全頻段移除了 PTH via 過孔的 Stub 殘樁，皆可以觀察到S11回波損耗 (return loss) 和 S21插入損耗 (insertion loss) 性能顯著的提升與優化。
從時域 (time domain) 和頻域 (frequency domain) 皆可觀察到，背鑽工藝 (Back Drilling) 確實對於現今不斷演進提升速率的高速信號，無論在阻抗不連續性 (impedance discontinuity) 還是插損 (insertion loss ) & 回損 (return loss) 都有著優異的表現。當然若使用 HDI (High Density Interconnect）高密度互連的盲孔 (blind hole) 和埋孔 (buried hole) 工藝技術，亦可避免殘樁效應 (stub effect) 而且整塊 PCB (printed circuit board) 印刷電路板走線密度更高信號佈局規畫更加彈性，不過成本也將大幅度的提升。